Modul 2 Percobaan 2 Kondisi 24
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=clock, B2=1.
2. Gambar Rangkaian Simulasi
[Kembali]
3. Video Simulasi
[Kembali]
4. Prinsip Kerja [Kembali]
Pada rangkaian JK flip-flop, kaki High SPDT terhubung ke Vcc dan kaki Low SPDT terhubung ke Ground. Input JK flip-flop terdiri dari J,K, dan CLK. Jika J dan K berlogika 1 maka akan terjadi kondisi toggle yang mana output pada JK flipflop (Q) selalu berubah ubah. CLK di sini merupakan aktif low sehingga nanti inputnya sinyal clocknya terbalik. Pada B0 switchnya berlogika 0 dan diteruskan ke kaki input R yang aktif low sehingga inputnya berlogika 1. Sedangkan pada B2 switchnya berlogika 1 dan diteruskan ke kaki input s yang aktif low sehingga inputnya berlogika 0. Oleh karena itu, output yang terbaca pada H7 dan H6 ialah Logika 0 dan logika 1.
5. Link Download
[Kembali]
- Download HTML
- Download Rangkaian Simulasi
- Download Video Simulasi
- Download Datasheet ic 74LS112A [klik disini]
- Download Datasheet ic 7474 [klik disini]
0 comments:
Posting Komentar